Компания IBM представила новую архитектуру чипов, позволяющую разместить около 100 миллиардов транзисторов на площади, сопоставимой с человеческим ногтем, — почти вдвое больше, чем в предыдущем поколении. Рост производительности и энергоэффективности стал возможен благодаря тому, что IBM называет «первой в мире технологией с размером элементов менее 1 нанометра» для ИИ-ЦОДов. Разработку характеризуется как значительный скачок, открывающий путь к росту вычислительных мощностей без пропорционального увеличения энергопотребления.
Суть заявления о размере менее 1 нанометра требует пояснения: создание надёжных чипов с реальными элементами меньше нанометра практически невозможно из-за физических ограничений. IBM предлагает архитектуру «наностека», дающую прирост производительности, сравнимый с гипотетическим чипом с такими миниатюрными компонентами. Компания описывает техпроцесс как 0,7-нанометровый (7-ангстремный), однако эти обозначения не отражают физические размеры транзисторов — для современных 3-нм и 2-нм техпроцессов это уже не так.
Ключевое решение — вертикальное расположение транзисторов в шахматном порядке, позволяющее уместить больше элементов на той же площади. Согласно расчётам IBM, наностек может обеспечить на 50% выше производительность или на 70% лучше энергоэффективность по сравнению с 2-нм чипами. Архитектура представлена на симпозиуме IEEE VLSI в Киото в 2025 году. IBM не занимается коммерческим производством, но сотрудничает с партнёрами — японской Rapidus и южнокорейской Samsung. Производство чипов с архитектурой наностека может начаться в ближайшие пять-десять лет, заменив нынешние нанолисты в ведущих литейных производствах.
Исследователи научились охлаждать чипы изнутри.